TSMC y Samsung mantienen un pulso peculiar. Uno al que quiere unirse Intel en 2025. Estas tres compañías son los mayores fabricantes de semiconductores del planeta, aunque durante los últimos años la taiwanesa TSMC y la surcoreana Samsung han aventajado a Intel con mucha contundencia gracias a la mayor sofisticación de sus litografías de vanguardia. Para estas dos empresas tener los nodos más avanzados es importante porque este hito atrae clientes, y tradicionalmente TSMC ha liderado el mercado en este ámbito.
Samsung parece estar decidida a dar la vuelta a la situación. Ambas compañías iniciaron la producción a gran escala de chips de 3 nm el año pasado, y sabemos desde hace tiempo que, como cabía esperar, están enfrascadas en el desarrollo de su litografía de 2 nm. De hecho, Intel también lo está. A principios del pasado mes de febrero Wang Rui, la presidenta de la filial de Intel en China, afirmó que sus ingenieros ya han completado el desarrollo de sus tecnologías de integración de 2 y 1,8 nm.
En cualquier caso, Samsung quiere liderar el mercado de los nodos litográficos de vanguardia. Y para lograrlo su estrategia no pasa por ampliar el alcance de sus nodos de 3 nm; según los medios asiáticos su propósito es adoptar lo antes posible su litografía de 2 nm. Este plan está alineado con las declaraciones de Kye Hyun Kyung, el director general de la división de semiconductores de Samsung, en las que ha predicho que su compañía superará a TSMC y sus otros competidores (en clara alusión a Intel) durante los próximos cinco años.
La litografía de 2 nm no es tan bonita como la pintan los fabricantes de chips
Las declaraciones de Kye Hyun Kyung a priori podrían parecernos una bravuconada. Pat Gelsinger, el director general de Intel, ha pronosticado esencialmente lo mismo, pero, como es lógico, a favor de su propia empresa. Sea como sea es interesante conocer qué planean estas compañías y qué pretenden hacer para liderar una industria en la que durante los últimos años ha reinado TSMC sin inmutarse lo más mínimo. Curiosamente, esta última compañía, que lidera el mercado con rotundidad, es la que ha adoptado una postura menos agresiva. Es evidente que su relativamente cómoda situación se lo permite.
No obstante, a los usuarios nos interesa ir más allá de lo que nos dicen los fabricantes de circuitos integrados, y para hacerlo es importante que no pasemos por alto dos factores muy relevantes. El primero es que los nanómetros ya no reflejan fielmente la longitud de las puertas lógicas u otro parámetro físico, como la distancia entre los transistores. Cada fabricante de chips los maneja con mucha libertad, lo que a los usuarios nos impide comparar directamente las litografías que intentan “vendernos”. Lo ideal sería que dejasen de hablar de nanómetros o ángstroms y empezasen a describir sus tecnologías de integración recurriendo a un parámetro objetivo, como la dimensión crítica.
Por otro lado, los fabricantes de chips en general, y TSMC y Samsung en particular, llevan con relativa discreción uno de los principales desafíos a los que se enfrentan: el rendimiento por oblea de sus litografías más avanzadas es manifiestamente mejorable. A estas dos compañías les está costando mucho alcanzar un rendimiento de al menos el 70% en sus nodos de 3 nm, una cifra que aseguraría la rentabilidad de esta tecnología de integración y atraería a más clientes.
Ahora mismo se mueven entre el 50 y el 60%, por lo que buena parte de los núcleos de cada oblea son inservibles. Está muy bien que estas empresas se esfuercen para tener la mejor litografía y ser más competitivas, pero este hito les servirá de muy poco si por el camino no maximizan su rendimiento por oblea. Y para nosotros los consumidores esta ineficiencia es un problema debido a que tiene un impacto directo en el precio de los chips que incorporan los dispositivos que compramos. Este es el meollo del asunto.
